Поток инструкций BF16 был настроен для повышения производительности, а кэш инструкций для ядра удвоен до 2 Мбит.
Arm также увеличил векторную производительность ядра благодаря четырем линиям межсоединения шириной 128 бит для масштабируемых векторных расширений (SVE2).
«Мы добавили когерентность icache, оптимизацию для конкретных рабочих нагрузок, например BERT, увеличенный кэш и 48-битную физическую адресацию в линейку V для облачных рабочих нагрузок, — сказал Дермот О’Дрисколл, вице-президент по продуктовым решениям.
V3, Poseidon, который должен выйти в следующем году, будет включать стандарт CXL3.0 для межсоединений памяти.
Это обусловлено необходимостью настройки рабочих нагрузок в центре обработки данных, объединения ядер ЦП с ядрами ускорителей искусственного интеллекта и интеллектуального межсоединения либо в виде одного чипа, либо в виде чиплетов.
Здесь межсоединение является ключевым, и V2 и V3 будут использовать межсоединение CMN-700, основанное на интерфейсе ARM AMBA Coherent Hub (CHI).
Это будет работать со стандартами межсоединений памяти CXL и протоколом микросхем UCIe.
